Pat
J-GLOBAL ID：200903060826735013
対数増幅回路
Inventor：
Applicant, Patent owner：
Agent (1)：
山内 梅雄
Gazette classification：公開公報
Application number (International application number)：1994216431
Publication number (International publication number)：1996084036
Application date： Sep. 09, 1994
Publication date： Mar. 26, 1996
Summary：
【要約】【目的】 広いダイナミックレンジの対数増幅回路を少ない整流器によって実現する。【構成】 多段に縦続接続されたリミティング特性を備えた増幅器によって入力電圧を増幅する。各段の入力信号または出力信号を指数特性あるいは2乗特性をもった整流器によって検波し、それぞれの検波出力を加算器によって加算したのち、ダイオード接続されたトランジスタを介して出力することによって対数圧縮あるいはルート圧縮を行う。また、整流器自体をその差動対を構成する一方のトランジスタのコレクタまたはドレイン電流に等しい電流と定電流との和の電流で駆動される差動回路で構成する。これにより、対数精度や温度安定性の優れ、かつダイナミックレンジの広い整流器を得ることができ、対数増幅回路を少ない整流器で構成することができる。
Claim (excerpt)：
リミティング特性を有する多段に縦続接続された複数の差動増幅器と、これら差動増幅器の入力信号または出力信号をそれぞれ検波する整流器であって、その差動対を構成する一方のトランジスタのコレクタ電流またはドレイン電流に等しい電流と所定の定電流の和の電流で駆動される差動回路で構成された複数の整流器と、これら整流器から出力される全ての検波整流電流を加算する加算器と、この加算器の出力を入力するダイオード接続されたトランジスタとを具備することを特徴とする対数増幅回路
IPC (2)：
Return to Previous Page
