Pat
J-GLOBAL ID：200903060842839627
チップ実装方法、並びにチップ実装構造及びそれを用いた電気光学装置及び電子印字装置
Inventor：
,
Applicant, Patent owner：
Agent (1)：
光石 俊郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992233482
Publication number (International publication number)：1994082749
Application date： Sep. 01, 1992
Publication date： Mar. 25, 1994
Summary：
【要約】【目的】 電極間のピッチが小さくてもチップの能動面への接触やクロストークの問題がないチップ実装方法及びチップ実装構造を提供する。【構成】 チップ14の表面電極15と、基板11に形成された配線用電極12とが導電粒子を含有するフォトレジスト層13を介して接続する。
Claim (excerpt)：
チップの表面電極と接続される配線用電極が形成された絶縁用基板上に、導電粒子を含有するフォトレジストを塗布し、該配線用電極上に選択的にフォトレジスト層をパターニング形成し、該フォトレジスト層と前記表面電極とが対向するように配置しチップを電気的接続したことを特徴とするチップ実装方法。
IPC (4)：
G02F 1/133
, H01L 21/60 311
, H01L 23/12
, H05K 3/32
