Pat

J-GLOBAL ID：200903060857699481

半導体装置の作製方法

Inventor： 芳賀 豊
Applicant, Patent owner： ソニー株式会社
Agent (1)： 山本 孝久
Gazette classification：公開公報
Application number (International application number)：1993097040
Publication number (International publication number)：1994291196
Application date： Mar. 31, 1993
Publication date： Oct. 18, 1994
Summary：

【要約】【目的】絶縁層上に上層導体層を形成したとき、上層導体層に凹凸が生じ難い半導体装置の作製方法を提供する。【構成】半導体装置の作製方法は、(イ)下層導体層12の形成された基体10上に絶縁層14を形成し、次いで、下層導体層上の絶縁層に開口部16を形成し、(ロ)開口部内を含む全面に第1のバリアメタル層18,20を形成し、(ハ)絶縁層14上に形成された第1のバリアメタル層を除去し、開口部16内に第1のバリアメタル層18,20を残し、(ニ)開口部内を含む全面に、第2のバリアメタル層22を形成し(ホ)開口部内に金属配線材料を埋め込み接続孔28を形成し、併せて絶縁層14上に金属配線材料から成る上層導体層24を形成し、以て下層導体層12と上層導体層24を接続孔28によって電気的に接続する、各工程から成る。

Claim (excerpt)：

(イ)下層導体層の形成された基体上に絶縁層を形成し、次いで、該下層導体層上の絶縁層に開口部を形成する工程と、(ロ)該開口部内を含む全面に第1のバリアメタル層を形成する工程と、(ハ)絶縁層上に形成された第1のバリアメタル層を除去し、開口部内に第1のバリアメタル層を残す工程と、(ニ)開口部内を含む全面に、第2のバリアメタル層を形成する工程と、(ホ)開口部内に金属配線材料を埋め込み接続孔を形成し、併せて絶縁層上に金属配線材料から成る上層導体層を形成し、以て下層導体層と上層導体層を接続孔によって電気的に接続する工程、から成ることを特徴とする半導体装置の作製方法。

IPC (4)：

H01L 21/90 ,  H01L 21/28 301 ,  H01L 21/28 ,  H01L 21/3205