Pat

J-GLOBAL ID：200903060884879807

半導体装置及びその製造方法

Inventor： 篠宮 日出雄
Applicant, Patent owner： 株式会社東芝
Agent (1)： 大胡 典夫
Gazette classification：公開公報
Application number (International application number)：1996238020
Publication number (International publication number)：1998084041
Application date： Sep. 09, 1996
Publication date： Mar. 31, 1998
Summary：

【要約】【課題】 高アスペクト比のコンタクト孔への配線層形成材料の埋め込みが良好に行え、かつ平坦な表面を有するところの信頼性の高い配線層を形成することができる半導体装置及びその製造方法を提供する。【解決手段】 半導体基板11上に堆積されたSiO2 膜12に該膜下の導電部上面が露出するようコンタクト孔17を形成し、このコンタクト孔17をTiN膜19、Ti膜20を下層に設けて埋め込むようにしながらSiO2 膜12の上面にAl合金膜21を加熱し流動させて堆積させた後、Al合金膜21をパターニングして所定パターンの配線層を形成したもので、配線層下のSiO2 膜12上部には該膜の膜厚中間部までの深さのコンタクト孔17より小さい開口形状を有する凹部18が、TiN膜19、Ti膜20を下層に設けてAl合金膜21によって埋め込まれるようにして形成されている。

Claim (excerpt)：

半導体基板上に堆積された絶縁膜に該絶縁膜下の導電層上面が露出するよう形成されたコンタクト孔と、バリヤ膜を下層に設け前記コンタクト孔を配線層形成材料で埋め込むようにして前記絶縁膜の上面に形成された所定パターンの配線層とを備えた半導体装置において、前記絶縁膜が、前記配線層下の膜上部に前記コンタクト孔より小さい開口形状で前記絶縁膜の膜厚中間部までの深さの凹部を有すると共に、前記凹部が前記バリヤ膜を下層に設け前記配線層形成材料によって埋め込まれていることを特徴とする半導体装置。

IPC (2)：

H01L 21/768 ,  H01L 21/28 301

FI (2)：

H01L 21/90 D ,  H01L 21/28 301 R