Pat

J-GLOBAL ID：200903060914547979

半導体装置の製造方法

Inventor： 高梨 剛
Applicant, Patent owner： 山形日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993059800
Publication number (International publication number)：1994275579
Application date： Mar. 19, 1993
Publication date： Sep. 30, 1994
Summary：

【要約】【目的】多結晶シリコンまたはシリサイドをリアクティブイオンエッチングする場合に、多結晶シリコン,シリサイド上に成長した自然酸化膜が、エッチングの不均一性,エッチング残りを発生させるのを防ぐ。【構成】多結晶シリコン,シリサイドをエッチングする前にCF4 ガスを用いてリアクティブイオンエッチング、または、130BHF処理をして、多結晶シリコンまたはシリサイド上の自然酸化膜を除去する。これにより、自然酸化膜の影響で多結晶シリコン,シリサイドのエッチング不均一性や、エッチング残りの発生を防ぐ。

Claim (excerpt)：

多結晶シリコン膜または、シリサイド膜をフォトリソグラフィ技術でパターニングし、多結晶シリコン膜またはシリサイド膜のみをエッチングする工程を含む半導体装置の製造方法において、多結晶シリコン膜またはシリサイド膜上に成長した自然酸化膜を除去した後、多結晶シリコン膜またはシリサイド膜のみをエッチングすることを特徴とする半導体装置の製造方法。

Patent cited by the Patent：

Cited by examiner (4)

• 特開平3-053523
  
• 特開平2-256232
  
• 特開平2-230727
  
• 特開平2-086126