Pat

J-GLOBAL ID：200903061055258249

ローカルインターコネクト構造を設けるための半導体製造プロセス

Inventor： ロバート・イー・ジヨーンズ・ジユニア ,  ヒサオ・カワサキ
Applicant, Patent owner： モトローラ・インコーポレイテツド
Agent (1)： 大貫 進介 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992103975
Publication number (International publication number)：1993136086
Application date： Mar. 31, 1992
Publication date： Jun. 01, 1993
Summary：

【要約】【目的】 半導体装置にローカルインターコネクト構造を形成するための新規なプロセスを得る。【構成】 半導体装置に電気的に接続されるべき2つの導電性領域(54、56)を設ける段階と、前記半導体基板上に金属膜(62)、例えばチタン膜を堆積させる段階と、前記金属膜をパターニングして前記2つの導電性領域を接続するストラップ(64)を形成する段階および前記金属膜のパターニングの後に前記ストラップを熱窒化して導電性金属窒化物のインターコネクト(66)を形成する段階からなるプロセスを提供する。

Claim (excerpt)：

半導体装置(50)にローカルインターコネクト構造を形成するためのプロセスであって、次の順番に処理することを特徴とするプロセス:前記半導体装置に電気的に接続されるべき2つの導電性領域(61)を設ける段階;前記半導体装置にチタン膜(62)を堆積させる段階;前記チタン膜をパターニングして前記2つの導電性領域を電気的に接続するストラップ(64)を形成する段階;および前記ストラップを熱窒化して導電性窒化チタンのインターコネクト(66)を形成する段階。

IPC (2)：

H01L 21/28 301 ,  H01L 21/3205