Pat

J-GLOBAL ID：200903061094657002

SAWデュプレクサ

Inventor： 古賀 英一 ,  玉置 充 ,  前田 昌昭 ,  北田 匡智 ,  平岡 義広
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 岩橋 文雄 (外2名)
Gazette classification：公開公報
Application number (International application number)：2000373897
Publication number (International publication number)：2002176337
Application date： Dec. 08, 2000
Publication date： Jun. 21, 2002
Summary：

【要約】【課題】 本発明はSAWデュプレクサに関し、インピーダンス整合用位相回路を小型・低背の積層平面型素子とする構成によって小型で高性能なSAWデュプレクサを提供することを目的とする。【解決手段】 2つのSAWフィルタチップ2,3とインピーダンス整合用位相回路素子4とで構成されるSAWデュプレクサ1において、前記インピーダンス整合用位相回路素子4が平面形の積層素子5であって、この積層素子5は2層のGND電極6,7と、このGND電極6,7間に形成されるストリップライン電極12,13,14と、このストリップライン電極12,13,14にビアホール電極17,18,44,45,46で接続した入出力端子電極15,16によって構成し、且つ、入出力端子電極15,16は前記平面形の積層素子5の上面側に形成した構成とする。

Claim (excerpt)：

2つのSAWフィルタチップとインピーダンス整合用位相回路素子とで構成されるSAWデュプレクサにおいて、前記インピーダンス整合用位相回路素子が平面形の積層素子であって、この積層素子は2層のGND電極と、GND電極間に形成されるストリップライン電極と、このストリップライン電極の両端に接続した入出力端子電極によって構成し、且つ、入出力電極端子を前記平面形の積層素子の上面側に形成したSAWデュプレクサ。

IPC (5)：

H03H 9/72 ,  H01P 1/18 ,  H01P 3/08 ,  H03H 7/38 ,  H03H 9/25

FI (5)：

H03H 9/72 ,  H01P 1/18 ,  H01P 3/08 ,  H03H 7/38 Z ,  H03H 9/25 A

F-Term (8)：

5J012GA12 ,  5J014CA00 ,  5J097AA12 ,  5J097AA30 ,  5J097BB15 ,  5J097HA04 ,  5J097LL01 ,  5J097LL07