Pat

J-GLOBAL ID：200903061132812173

半導体メモリ装置及びその製造方法

Inventor： 中嶋 英晴 ,  黒田 英明
Applicant, Patent owner： ソニー株式会社
Agent (1)： 小池 晃 (外2名)
Gazette classification：公開公報
Application number (International application number)：1991287097
Publication number (International publication number)：1993102428
Application date： Oct. 07, 1991
Publication date： Apr. 23, 1993
Summary：

【要約】【目的】 半導体メモリーのメモリセル部と周辺回路部で異なるLDD幅を有するMOSトランジスタを形成して、メモリセル部ではその耐圧を確保すると共に周辺回路部ではその電流駆動能力を高める。【構成】 メモリセル部側Mと周辺回路部側Pで共通の第1,第2のサイドウォール8,9を形成し、メモリセル部側Mでは第2のサイドウォール9で規定される位置に高濃度不純物領域11を形成し、周辺回路部側Pでは第1のサイドウォール8に規定される位置に高濃度不純物領域14を形成する。これにより、低濃度不純物領域10,13のLDD幅が異なり、その結果、特性の異なるMOSトランジスタが同一基板上に形成される。【効果】 サイドウォール形成の共通化によってメモリセル部側Mと周辺回路部側Pの間におけるマスクのマージンに起因した絶縁膜の一部残存がなくなる。

Claim (excerpt)：

同一基板上にメモリセル部と周辺回路部が設けられ、前記メモリセル部及び前記周辺回路部のそれぞれMOSトランジスタのソース領域及びドレイン領域が高濃度不純物領域と低濃度不純物領域とからなる半導体メモリ装置において、前記各MOSトランジスタは、それぞれゲート電極の側壁に形成された第1のサイドウォールと、その第1のサイドウォールの外側に形成された第2のサイドウォールを有し、前記各MOSトランジスタのソース領域及びドレイン領域の低濃度不純物領域はゲート電極の端部で規定された位置に形成され、前記周辺回路部のMOSトランジスタのソース領域及びドレイン領域の高濃度不純物領域は前記第1のサイドウォールで規定された位置に形成され、前記メモリセル部のMOSトランジスタのソース領域及びドレイン領域の高濃度不純物領域は前記第2のサイドウォールで規定された位置に形成されることを特徴とする半導体メモリ装置。