Pat

J-GLOBAL ID：200903061206566773

半導体装置およびその製造方法

Inventor： 飯島 晋平 ,  菅原 安浩 ,  古川 亮一 ,  吉田 正義
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1999194340
Publication number (International publication number)：2001024169
Application date： Jul. 08, 1999
Publication date： Jan. 26, 2001
Summary：

【要約】【課題】 キャパシタ絶縁膜に多結晶酸化タンタル膜を用い、酸化改質処理を施す際の剥離を防止する。【解決手段】 半導体基板1の主面上にMISFETQs,Qn,Qpを形成し、シリコン酸化膜46上にシリコン窒化膜50、シリコン酸化膜51を堆積し、孔52内にたとえば窒化チタンからなる下部電極55を形成する。その後、下部電極55上にLPCVD法でシリコン窒化膜を形成する。さらにCVD法により非晶質の酸化タンタル膜を堆積し、これを非酸化性雰囲気、800°C、3分の条件で熱処理して多結晶酸化タンタル膜58を形成する。さらに、多結晶酸化タンタル膜58にオゾン等酸化性雰囲気にて、500°C、5分の熱処理を施し、多結晶酸化タンタル膜58中の酸素欠陥を回復する。

Claim (excerpt)：

半導体基板の主面のMISFETと、前記MISFETを覆う第1絶縁膜上のビット線と、前記ビット線上の第2絶縁膜上に形成された情報蓄積用の容量素子とを有する半導体装置の製造方法であって、(a)前記第2絶縁膜上に第3絶縁膜を形成し、前記第3絶縁膜に複数個の孔を形成する工程、(b)前記孔の内面を覆う金属膜または金属化合物膜を形成し、前記孔内に前記金属膜または金属化合物膜を残存させる工程、(c)前記金属膜または金属化合物膜上にシリコン窒化膜を形成する工程、(d)前記シリコン窒化膜上に非晶質酸化タンタル膜を堆積する工程、(e)非酸化性雰囲気において前記非晶質酸化タンタル膜に第1熱処理を施し、前記非晶質酸化タンタル膜を結晶化して多結晶酸化タンタル膜を形成する工程、(f)酸化性雰囲気において前記多結晶酸化タンタル膜に第2熱処理を施し、前記多結晶酸化タンタル膜を改質する工程、(g)前記多結晶酸化タンタル膜上に金属膜または金属化合物膜を形成する工程、を含むことを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 27/108 ,  H01L 21/8242

FI (3)：

H01L 27/10 651 ,  H01L 27/10 621 C ,  H01L 27/10 681 F

F-Term (26)：

5F083AD10 ,  5F083AD24 ,  5F083AD49 ,  5F083AD60 ,  5F083GA09 ,  5F083GA27 ,  5F083GA30 ,  5F083HA02 ,  5F083JA05 ,  5F083JA06 ,  5F083JA39 ,  5F083JA40 ,  5F083JA56 ,  5F083LA30 ,  5F083MA06 ,  5F083MA17 ,  5F083MA20 ,  5F083PR12 ,  5F083PR33 ,  5F083PR43 ,  5F083PR44 ,  5F083PR45 ,  5F083PR46 ,  5F083PR53 ,  5F083PR54 ,  5F083PR56