Pat
J-GLOBAL ID：200903061210641771
半導体装置及びその製造方法
Inventor：
,
,
,
,
,
Applicant, Patent owner：
Agent (1)：
外川 英明
Gazette classification：公開公報
Application number (International application number)：1996023797
Publication number (International publication number)：1997219524
Application date： Feb. 09, 1996
Publication date： Aug. 19, 1997
Summary：
【要約】 (修正有)【課題】 同一基板上に引っ張り歪状態のSi層を用いたNMOSFET と圧縮歪SiGe層を用いたPMOSFET を整合性よく形成し、それら二つの歪層の特性を十分に引き出した高速・高性能な集積化トランジスタを実現する。【解決手段】SOI 基板と、このSOI 基板のSOI 層2及び絶縁層3を選択エッチングにより開口して基板表面の一部を露出させた後、この基板表面上にエピタキシャルプロセスにより形成することで、SOI 層2上では格子緩和状態のSiGe層が形成され、開口部上では圧縮歪状態のSiGe4が形成される。この圧縮歪み状態のSiGe4をPMOSFET のチャネルにし、SOI 層上の格子緩和状態のSiGe層上に引っ張り歪み状態のSi層5を形成しこれをNMOSFET のチャネルとする。
Claim (excerpt)：
シリコン基板と、このシリコン基板上に形成された絶縁層と、この絶縁層上に形成されたシリコン層と、このシリコン層上に形成された格子緩和状態のシリコンゲルマニウム層と、このシリコンゲルマニウム層上に形成された引っ張り歪み状態のシリコン層と、この引っ張り歪み状態のシリコン層中に形成されたソース領域、チャネル領域、ドレイン領域と、このチャネル領域上に形成されたゲート領域と、前記シリコン基板の前記絶縁層が形成されていない表面に直接形成された、圧縮歪み状態のシリコンゲルマニウム層と、この圧縮歪み状態のシリコンゲルマニウム層中に形成されたソース領域、チャネル領域、ドレイン領域と、このチャネル領域上に形成されたゲート領域とを具備することを特徴とする半導体装置。
IPC (2)：
FI (2)：
H01L 29/78 618 D
, H01L 29/78 301 X
