Pat

J-GLOBAL ID：200903061220207255

半導体装置およびその製造方法

Inventor： 大鹿 克志
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 秋田 収喜
Gazette classification：公開公報
Application number (International application number)：1996116342
Publication number (International publication number)：1997306927
Application date： May. 10, 1996
Publication date： Nov. 28, 1997
Summary：

【要約】【課題】 GaAs-MESFETの短ゲート長化および寄生抵抗の低減。【解決手段】 半絶縁性GaAs基板の主面にn型GaAs動作層,動作層と同じキャリヤ濃度のn型のGaAlAsストッパ層,キャリヤ濃度が高いn型のGaAsオーミック層,ストッパ絶縁膜を積層形成、ストッパ絶縁膜を選択的にエッチングした後GaAsオーミック層をGaAlAsストッパ層までエッチングして開口部を形成、基板主面に側壁形成用絶縁膜を形成した後ストッパ絶縁膜およびGaAlAsストッパ層をエッチングストッパとして側壁形成用絶縁膜をエッチングして開口部の側面に側壁を形成、ストッパ絶縁膜および側壁をエッチング用マスクとしてGaAlAsストッパ層をエッチングしてリセスを形成、リセス底上にゲート電極を形成、ストッパ絶縁膜を選択的に除去してGaAsオーミック層上にソース・ドレイン電極となるオーミック電極を形成する。

Claim (excerpt)：

半絶縁性GaAs基板と、前記基板の主面に形成された第1導電型のGaAs動作層と、前記GaAs動作層上に形成されかつ前記GaAs動作層よりもキャリヤ濃度が高いGaAsオーミック層と、前記GaAsオーミック層の一部を選択的にエッチングして形成した開口部と、前記開口部底のGaAs動作層上に形成されかつ前記GaAsオーミック層に対して絶縁されたゲート電極と、前記GaAsオーミック層上に形成されたソース・ドレイン電極となるオーミック電極とからなるGaAs-MESFETを有する半導体装置であって、前記GaAs動作層上に設けられかつ前記GaAs動作層とキャリヤ濃度が略同一となる第1導電型のGaAlAsストッパ層と、前記GaAsオーミック層上に設けられたストッパ絶縁膜と、前記GaAlAsストッパ層の一部に載りかつ前記開口部の側面に形成された絶縁性の側壁と、前記側壁から外れた開口部底のGaAlAsストッパ層を除去して形成されたリセスと、前記リセス底上に形成されたゲート電極と、前記ストッパ絶縁膜を部分的に除いて前記GaAsオーミック層上に形成されたオーミック電極とを有することを特徴とする半導体装置。

IPC (5)：

H01L 21/338 ,  H01L 29/812 ,  H01L 21/3065 ,  H01L 21/306 ,  H01L 29/41

FI (4)：

H01L 29/80 F ,  H01L 21/302 J ,  H01L 21/306 B ,  H01L 29/44 C