Pat

J-GLOBAL ID：200903061238624341

ゲートアレイ

Inventor： 山下 明
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 柿本 恭成
Gazette classification：公開公報
Application number (International application number)：1992050867
Publication number (International publication number)：1993259414
Application date： Mar. 09, 1992
Publication date： Oct. 08, 1993
Summary：

【要約】【目的】 単一のクロック源から分岐した複数のクロックによってゲートを駆動するとき、各クロック間に生じるクロックスキューを低減する。【構成】 ゲートアレイの各行毎に設けられたクロックドライバ61-1,...の出力側に接続された配線71-1,...を同一配線長にする。各ドライバ61-1,...から出力されたクロックを各配線71-1,...を介して各ゲート51に供給してそれらを駆動する。各行の配線71-1,...の配線長を同一にすることにより、各ドライバ61-1,...の出力側の配線容量が同一になってクロックスキューを低減できる。また、各行毎にダミーゲートを設け、各行のゲート51とダミーゲートとの数が各行毎に同一となるように、配線71-1,...を介して各ドライバ61-1,...の出力側に接続する。これにより、各ドライバ61-1,...の駆動ゲート数が同一になり、クロックスキューをより低減できる。

Claim (excerpt)：

基本セルで構成された複数個のゲートが半導体基板上にマトリクス状に形成されたゲートアレイにおいて、前記ゲートの各行毎に配置された一定数のダミーゲートと、前記ゲートの各行毎または複数行毎に配置された1個または複数個のクロックドライバとを設け、前記ゲート及びダミーゲートからなる同一個数の回路を前記各クロックドライバの出力側に接続したことを特徴とするゲートアレイ。