Pat

J-GLOBAL ID：200903061258930660

半導体記憶素子およびその製造方法

Inventor： 伊東 英樹
Applicant, Patent owner： ソニー株式会社
Gazette classification：公開公報
Application number (International application number)：1996348299
Publication number (International publication number)：1998189778
Application date： Dec. 26, 1996
Publication date： Jul. 21, 1998
Summary：

【要約】【課題】 例えばEEPROMにHSGポリシリコンを用いた場合に発生し易いパターン異常を回避し、結合容量の増加を図った半導体記憶素子およびその製造方法を提供する。【解決手段】 半導体基板上にゲート酸化膜1を形成後、フローティングゲート2を形成する。酸化膜9を形成してコントロールゲート5が形成される領域の酸化膜9を除去する。そして、例えば575±5°Cでアニールして半球状のHSGポリシリコン3および球状のHSGポリシリコン3′を形成する。続いてHF溶液等で酸化膜9を除去するが、この際、酸化膜9上に形成された球状のHSGポリシリコン3′は酸化膜9除去時に除去され、HSGポリシリコン3は残る。更に、絶縁膜4を形成した後、コントロールゲートとなる多結晶シリコン層を形成してコントロールゲート5を形成する。このとき、コントロールゲート5のエッチング残渣はなく、従ってパターン異常が発生することはない。

Claim (excerpt)：

半導体基板に形成された第1の絶縁膜を介してアモルファスシリコンによって第1のシリコン層を形成する工程と、前記第1のシリコン層上に酸化膜を形成後、後述する第2のシリコン層が形成される領域の前記酸化膜を除去する工程と、少なくとも前記第1のシリコン層の上面を結晶化して粗面化する工程と、前記酸化膜を除去する工程と、前記第1のシリコン層上に第2の絶縁膜を形成する工程と、前記第2の絶縁膜上にポリシリコンによって第2のシリコン層を形成する工程とを含むことを特徴とする半導体記憶素子の製造方法。

IPC (4)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2)：

H01L 29/78 371 ,  H01L 27/10 434