Pat

J-GLOBAL ID：200903061285413103

デバイス

Inventor： 西村 直樹
Applicant, Patent owner： キヤノン株式会社
Agent (4)： 大塚 康徳 ,  高柳 司郎 ,  大塚 康弘 ,  木村 秀二
Gazette classification：公開公報
Application number (International application number)：2003006370
Publication number (International publication number)：2004221285
Application date： Jan. 14, 2003
Publication date： Aug. 05, 2004
Summary：

【課題】半導体素子及びマイクロマシンを有する薄いデバイスを提供する。【解決手段】混載デバイスは、マイクロマシン(MEMS)1が形成された基板20と半導体素子が形成された半導体層3とを接着層2で結合して構成されている。半導体層3は、例えば、半導体素子が形成された半導体層3の下に分離層(例えば、多孔質層)を有する部材と基板20とを貼り合わせた後に、該部材を分離層で分割することにより形成されうる。【選択図】図1

Claim (excerpt)：

半導体素子とマイクロマシンとを有するデバイスであって、 半導体素子が形成された半導体層と、 マイクロマシンが形成された基板とを備え、 前記半導体層と前記基板とが積層されており、 前記半導体層は、前記半導体層の下に分離層を有する部材を前記分離層で分割して得られた半導体層であることを特徴とするデバイス。

IPC (3)：

H01L49/00 ,  B81B3/00 ,  B81B7/02

FI (3)：

H01L49/00 Z ,  B81B3/00 ,  B81B7/02