Pat

J-GLOBAL ID：200903061378371150

ディジタルFM変調器

Inventor： 猪飼 功
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992189039
Publication number (International publication number)：1994037818
Application date： Jul. 16, 1992
Publication date： Feb. 10, 1994
Summary：

【要約】 (修正有)【目的】規定外の周波数偏移および中心周波数のずれを有するFM変調信号の出力を防止する。【構成】A/D変換回路1と、この出力と所定の周波数偏移に設定する乗算データとの乗算回路2と、この出力データと中心周波数を設定する加算データとの加算回路3と、この出力データの内容に対応して基準発振器5の出力周波数を基準にして周波数を変化させるダイレクト・ディジタル・シンセサイザ4と、加算回路3とシンセサイザ4の間に設けられたラッチ回路6と、シンセサイザ4の出力に接続されたカウンタ7と、カウンタ7のゲート時間を制御するゲートパルス発生回路8と、カウンタ7の出力に接続されカウンタの出力データと最大周波数偏移のリミット周波数データとを比較するコンパレータ9とからなり、コンパレータ9がリミッタ周波数を超えた事を判定するとラッチ回路6により入力データをラッチする。

Claim (excerpt)：

アナログ変調信号をディジタル符号化するA/D変換回路と、前記A/D変換回路の出力と所定の周波数偏移に設定する乗算データとを乗算する乗算回路と、前記乗算回路の出力データとFM変調波の中心周波数を設定する加算データとを加算する加算回路と、前記加算回路の出力データの内容に対応して基準発振器の出力周波数を基準にして周波数を変化させるダイレクト・ディジタル・シンセサイザとを有するディジタルFM変調器において、前記加算回路と前記ダイレクト・ディジタル・シンセサイザの間に設けられたラッチ回路と、前記ダイレクト・ディジタル・シンセサイザの出力に接続されたカウンタと、前記カウンタのゲート時間を制御するゲートパルス発生回路と、前記カウンタの出力に接続され前記カウンタの出力データと最大周波数偏移のリミット周波数データとを比較するコンパレータと、前記コンパレータがリミッタ周波数を超えた事を判定すると前記ラッチ回路の入力データをラッチすることを特徴とするディジタルFM変調器。