Pat

J-GLOBAL ID：200903061390211478

半導体装置およびその製造方法

Inventor： 前 田 健 夫 ,  森 田 茂 ,  吉 村 尚 郎
Applicant, Patent owner： 株式会社東芝
Agent (1)： 佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993322346
Publication number (International publication number)：1995176606
Application date： Dec. 21, 1993
Publication date： Jul. 14, 1995
Summary：

【要約】【目的】 狭い素子分離幅でも欠陥の発生がなく、また制御性良く形成することのできる素子分離構造を有する半導体装置およびその製造方法を提供する。【構成】 半導体装置は幅が1μm以上で、その内部がバッファ作用のある第1の膜(16)、ストレスの発生が少ない第2の膜(17)、この第2の膜よりもエッチング速度の速い第3の膜(18)を含む少なくとも3種類の膜による積層膜で充填される第1のトレンチ素子分離領域(15)と、幅が1μm未満で、前記第1および第2の膜を含む少なくとも2種類の膜による積層膜が充填される第2のトレンチ素子分離領域(14)とを備える。半導体装置の製造方法は第3の膜の堆積後エッチバックを行って第2のトレンチ内を充填する点に特徴がある。

Claim (excerpt)：

幅が1μm以上で、その内部がバッファ作用のある第1の膜、ストレスの発生が少ない第2の膜、この第2の膜よりもエッチング速度の速い第3の膜を含む少なくとも3種類の膜による積層膜で充填される第1のトレンチ素子分離領域と、幅が1μm未満で、その内部が前記第1および第2の膜を含む少なくとも2種類の膜による積層膜で充填される第2のトレンチ素子分離領域と、を備えた半導体装置。