Pat
J-GLOBAL ID：200903061395657903
半導体装置
Inventor：
Applicant, Patent owner：
Agent (1)：
尾身 祐助
Gazette classification：公開公報
Application number (International application number)：1996136128
Publication number (International publication number)：1997321153
Application date： May. 30, 1996
Publication date： Dec. 12, 1997
Summary：
【要約】【目的】 強誘電体膜と導電体膜との積層体を配線として用いる不揮発性メモリにおいて、強誘電体の残留分極によって反転層が形成されこれによってリーク電流が流れるのを防止する。【構成】 p型半導体基板上に、第1、第2、第3のnウェル6、7、8が形成され、nウェル6と7は常に同一の電圧に維持され、nウェル8は他のウェルとは常には同一の電位には維持されないものとする。基板上にシリコン酸化膜9を介して、下部電極1、バッファ層であるCeO2 膜2、強誘電体であるPT膜3、導電体膜4が形成され、強誘電体容量素子と強誘電体膜を有する配線とが形成されている。配線が電位の異なるウェル上にまで延長されている場合には、強誘電体膜を有する配線はその手前で終了させて単層の導電膜であるAl配線11により配線を行う。
Claim (excerpt)：
強誘電体膜とこれと同一パターンの導電体膜とが積層されている複合膜が配線として用いられ、半導体表面に不純物が添加されることによりおよび/または電界が印加されることにより一導電型になされる第1および第2の半導体領域が同様の手段により反対導電型になされる第3の半導体領域を介して存在し、第1の半導体領域上から第3の半導体領域上を経て第2の半導体領域上に至る連絡配線が少なくとも一部に前記複合膜を含んで形成されているブロックを少なくとも一つ含む半導体装置において、少なくとも一つのブロックにおいては、前記第3の半導体領域上の前記連絡配線の少なくとも一部は前記強誘電体膜を含むことなく形成されていることを特徴とする半導体装置。
IPC (2)：
H01L 21/8246
, H01L 27/112
