Pat
J-GLOBAL ID:200903061458535250

バス制御システム

Inventor:
Applicant, Patent owner:
Agent (1): 筒井 大和
Gazette classification:公開公報
Application number (International application number):1998046701
Publication number (International publication number):1999249823
Application date: Feb. 27, 1998
Publication date: Sep. 17, 1999
Summary:
【要約】【課題】 記憶装置を接続するバス障害に対する、高信頼性化と、記憶装置へのアクセス性能の向上を図る。【解決手段】 複数の回転型記憶装置51と、ディスクアレイ制御部55Fからなる冗長構成の複数のコントローラ55を含むディスクアレイ装置50のSCSIバス接続用の複数のポートA(55A)〜ポートD(55D)と、複数のホストPC/WS10〜40の各々のポートA、ポートBとをSCSIケーブル100A〜100D、200A〜200Dを介して個別に接続した構成において、ディスクアレイ制御部55Fは、複数のポートA〜Dの任意の一つにおけるデバイスリセット、バスリセット等のバス動作を他のポートに論理的に伝達する機能を備え、複数のポートA〜D間が、ホストPC/WS10〜40から見て物理的にデイジーチェーン接続されているのと同様に見えるようにした。
Claim (excerpt):
バスインタフェースを介して接続された外部の任意の第1の情報処理装置との間で任意のバスプロトコルにて情報の授受を制御する独立した複数のポートと、複数の前記ポート間のデータ転送を制御する制御部とを含む1つ、または複数のコントローラを備えた第2の情報処理装置において、前記制御部が個々の前記ポートの状態を監視し、任意の前記ポートにおいて実行される前記バスプロトコルの少なくとも一部を、他の任意の前記ポートの前記バスインタフェースに伝達することを特徴とするバス制御システム。
IPC (2):
G06F 3/06 540 ,  G06F 13/10 340
FI (2):
G06F 3/06 540 ,  G06F 13/10 340 A
Patent cited by the Patent:
Cited by examiner (3)
Article cited by the Patent:
Cited by examiner (4)
  • IEEE1394ハイ・パフォーマンス・シリアル・バスの概要
  • P1394Standard for aHigh Performance Serial Bus
  • IEEE1394ハイ・パフォーマンス・シリアル・バスの概要
Show all

Return to Previous Page