Pat
J-GLOBAL ID：200903061465249760
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴木 章夫
Gazette classification：公開公報
Application number (International application number)：1992245899
Publication number (International publication number)：1994069202
Application date： Aug. 22, 1992
Publication date： Mar. 11, 1994
Summary：
【要約】【目的】 多層配線構造における絶縁膜の平坦化を可能にした半導体装置の製造方法を得る。【構成】 半導体基板1に設けた第1の絶縁膜2上に所要パターンの配線3aを形成し、全面に第2の絶縁膜4を形成し、この第2の絶縁膜4上に配線3aを含みかつ配線3aの段差により生じる第2の絶縁膜4の凸部よりも大きな形状の開口部を有するマスク5を形成し、このマスク5を利用して第2の絶縁膜4を選択的にエッチング除去し、全面に塗布膜6を形成し、この塗布膜上に第3の絶縁膜7を形成する。第2の絶縁膜4を選択エッチングすることで、第2の絶縁膜4に生じる溝の間隔を規格化し、塗布膜6の表面を平坦化する。
Claim (excerpt)：
半導体基板に設けた第1の絶縁膜上に所要パターンの配線を形成する工程と、全面に第2の絶縁膜を形成する工程と、この第2の絶縁膜上に前記配線を含みかつ配線の段差により生じる第2の絶縁膜の凸部よりも大きな形状の開口部を有するマスクを形成する工程と、このマスクを利用して第2の絶縁膜を選択的にエッチング除去する工程と、全面に塗布膜を形成し、この塗布膜上に第3の絶縁膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
IPC (2)：
H01L 21/3205
, H01L 21/302
