Pat
J-GLOBAL ID：200903061552422028

半導体集積回路装置の製造方法

Inventor：
榎本 裕之

About 榎本 裕之

, 
大橋 直史

About 大橋 直史


Applicant, Patent owner：
株式会社日立製作所

About 株式会社日立製作所


Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1997308239
Publication number (International publication number)：1999145286
Application date： Nov. 11, 1997
Publication date： May. 28, 1999
Summary：
【要約】【課題】 窒化シリコン膜をエッチングストッパに用いたSAC(セルフアラインコンタクト)技術によってゲート電極のスペースのSOG膜にコンタクトホールを形成する際、コンタクトホールの非開孔を生じることなく、SOG膜/窒化シリコン膜の選択比を向上する。【解決手段】 半導体基板1上に形成したゲート電極14A(ワード線WL)のスペースを埋め込むSOG膜24の材料に、FT-IRスペクトル強度比(Si-N/Si-O)が5%以下のポリシラザン系無機SOGを使用し、窒化シリコン膜20をエッチングストッパに用いたドライエッチングでゲート電極14A(ワード線WL)のスペースのSOG膜24にセルフアラインでコンタクトホール28、29を形成する際に、エッチングが途中で停止する不具合を防止する。
Claim (excerpt)：
以下の工程(a)〜(c)を含むことを特徴とする半導体集積回路装置の製造方法;(a)半導体基板の主面上に複数の電極配線を形成した後、前記複数の電極配線の上部に窒化シリコン膜を堆積する工程、(b)前記窒化シリコン膜で覆われた前記複数の電極配線の上部に、Si-O結合に対するSi-N結合の割合が5%以下(赤外線スペクトル強度比換算)の無機SOG膜をスピン塗布して、前記複数の電極配線間のスペースに前記無機SOG膜を埋め込む工程、(c)前記窒化シリコン膜をエッチングストッパに用いて前記無機SOG膜をドライエッチングすることにより、前記複数の電極配線間のスペースに接続孔を形成する工程。
IPC (6)：
H01L 21/768 ,  H01L 21/316 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 27/108 ,  H01L 21/8242
FI (6)：
H01L 21/90 A ,  H01L 21/316 G ,  H01L 21/90 M ,  H01L 27/08 102 D ,  H01L 27/10 621 C ,  H01L 27/10 681 F
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM