Pat
J-GLOBAL ID:200903061566840574

多層配線構造を有する半導体装置およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 深見 久郎 (外4名)
Gazette classification:公開公報
Application number (International application number):2002156935
Publication number (International publication number):2003347401
Application date: May. 30, 2002
Publication date: Dec. 05, 2003
Summary:
【要約】【課題】 配線層の強度向上と信号の伝達速度向上とを両立可能な多層配線構造を有する半導体装置およびその製造方法を提供する。【解決手段】 同じ高さに位置に配置された複数の配線層2は、拡散防止絶縁層4によって横方向に連結されている。異なる高さ位置に配置された配線層2同士は、プラグ部2aを介して縦方向に電気的に接続されている。第2の層間膜5は配線層2の真下領域にのみ配置され、かつ配線層2と拡散防止絶縁層4とを縦方向に連結している。複数の配線層2の各々の横側には、中空空間20もしくは2.5以下の誘電率を有する低誘電率の層間膜7が位置している。
Claim (excerpt):
それぞれが異なる高さ位置と同じ高さ位置とに配置された複数の配線層と、同じ高さ位置に配置された複数の前記配線層を横方向に連結するための絶縁層とを備え、前記複数の配線層の各々はプラグ部を有し、異なる高さ位置に配置された前記配線層同士は前記プラグ部を介して縦方向に電気的に接続されており、さらに前記配線層の真下領域にのみ配置され、かつ前記配線層と前記絶縁層とを連結するための層間絶縁膜を備え、前記複数の配線層の各々の側壁の横方向には、中空空間および2.5以下の誘電率を有する低誘電率の絶縁層の少なくともいずれかが位置している、多層配線構造を有する半導体装置。
F-Term (42):
5F033HH11 ,  5F033HH21 ,  5F033HH32 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ21 ,  5F033JJ32 ,  5F033KK11 ,  5F033KK21 ,  5F033KK32 ,  5F033MM01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033NN32 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ19 ,  5F033QQ25 ,  5F033QQ34 ,  5F033QQ35 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR14 ,  5F033RR15 ,  5F033RR25 ,  5F033RR30 ,  5F033SS04 ,  5F033SS11 ,  5F033SS22 ,  5F033XX01 ,  5F033XX15 ,  5F033XX17 ,  5F033XX21 ,  5F033XX24 ,  5F033XX27 ,  5F033XX28 ,  5F033XX31 ,  5F033XX34

Return to Previous Page