Pat
J-GLOBAL ID：200903061569811770

層状炭素構造体の製造方法および半導体装置の製造方法

Inventor：
佐藤 信太郎

About 佐藤 信太郎


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 服部 毅巖
Gazette classification：公開公報
Application number (International application number)：2007335941
Publication number (International publication number)：2009155168
Application date： Dec. 27, 2007
Publication date： Jul. 16, 2009
Summary：
【課題】結晶性や形状、作製場所を制御する。【解決手段】階段状に加工されたオフ基板11が加熱され、オフ基板11上に層状炭素構造体13が作製される。このようにして作製された層状炭素構造体13は、移動度および熱伝導性が高く、そして、結晶性、形状および作製場所を制御することができる。したがって、このような性質を有する層状炭素構造体13を、半導体装置のチャネルなどの電気伝導体または熱伝導体として用いることができる。【選択図】図1
Claim (excerpt)：
階段状に加工されたオフ基板を加熱し、前記オフ基板上に層状炭素構造体を形成することを特徴とする層状炭素構造体の製造方法。
IPC (3)：
C01B 31/02 ,  H01L 21/28 ,  H01L 29/786
FI (5)：
C01B31/02 101Z ,  H01L21/28 301B ,  H01L21/28 301Z ,  H01L29/78 618B ,  H01L29/78 626C
F-Term (44)：
4G146AA02 ,  4G146AB07 ,  4G146AD23 ,  4G146AD28 ,  4G146BA08 ,  4G146BC25 ,  4G146BC26 ,  4G146BC34B ,  4G146BC37B ,  4M104AA03 ,  4M104AA09 ,  4M104BB14 ,  4M104BB36 ,  4M104CC01 ,  4M104CC05 ,  4M104EE16 ,  4M104EE17 ,  4M104FF02 ,  4M104FF13 ,  4M104GG08 ,  4M104GG09 ,  4M104HH14 ,  5F110AA16 ,  5F110AA26 ,  5F110CC05 ,  5F110CC07 ,  5F110DD01 ,  5F110DD05 ,  5F110DD06 ,  5F110DD21 ,  5F110EE02 ,  5F110EE04 ,  5F110EE08 ,  5F110EE14 ,  5F110EE15 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF27 ,  5F110GG01 ,  5F110HK02 ,  5F110HK04 ,  5F110HK21 ,  5F110QQ14
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM