Pat

J-GLOBAL ID：200903061621480388

複合半導体装置

Inventor： 吉田 功 ,  坂本 光造 ,  森川 正敏
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1992037553
Publication number (International publication number)：1993235365
Application date： Feb. 25, 1992
Publication date： Sep. 10, 1993
Summary：

【要約】【目的】本発明は、過電流制限回路内蔵パワーMOSFETにおいて、寄生効果の発生を未然に防止する構造により、安定に動作させることを目的とする。【構成】パワーMOSFETQ1と電流検出用トランジスタQ2とが、ドレイン、ゲート端子共通で同一半導体基板上に形成され、電流制限を行う制御回路は半導体基板1と電気的に絶縁された薄膜抵抗R1、R2及び薄膜トランジスタQ3で構成されている。【効果】過電流制限を行う制御回路が本体素子であるMOSFETと電気的に分離して構成できるので、主電流を扱うMOSFETと制御回路との電気的干渉が全くなく、非常に安定に過電流制限を行うことができる。

Claim (excerpt)：

主電流を扱うトランジスタと電流検出用トランジスタとがドレインとゲートとを共通端子として同一半導体基板上に形成され、その電流検出用信号により過電流制限を行う制御回路を有する複合半導体装置において、上記制御回路が上記半導体基板と電気的に絶縁されていることを特徴とする複合半導体装置。

IPC (2)：

H01L 29/784 ,  H01L 27/06

FI (4)：

H01L 29/78 321 T ,  H01L 27/06 311 A ,  H01L 27/06 311 C ,  H01L 29/78 321 K