Pat
J-GLOBAL ID：200903061677577538

半導体装置の製造方法

Inventor：
上野 久史

About 上野 久史


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995193570
Publication number (International publication number)：1997045768
Application date： Jul. 28, 1995
Publication date： Feb. 14, 1997
Summary：
【要約】【課題】微細構造の半導体素子において、拡散層と配線と間のコンタクト孔部での電気接続抵抗を低減させる。【解決手段】本発明のコンタクト孔の形成方法は、半導体基板の表面に形成した拡散層に被着する第1の絶縁膜を形成する工程と、前記第1の絶縁膜に被着して第2の絶縁膜を形成する工程と、前記第1の絶縁膜と前記第2の絶縁膜とを貫徹し前記拡散層に達するコンタクト孔の形成において前記第1の絶縁膜を貫徹する前記コンタクト孔の寸法が前記第2の絶縁膜を貫徹する前記コンタクト孔の寸法より大きくなるように前記コンタクト孔を形成する工程とを含む。
Claim (excerpt)：
半導体基板の表面に形成した拡散層に被着する第1の絶縁膜を形成する工程と、前記第1の絶縁膜に被着して第2の絶縁膜を形成する工程と、前記第1の絶縁膜と前記第2の絶縁膜とを貫徹し前記拡散層に達するコンタクト孔の形成において前記第1の絶縁膜を貫徹する前記コンタクト孔の寸法が前記第2の絶縁膜を貫徹する前記コンタクト孔の寸法より大きくなるように前記コンタクト孔を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
IPC (3)：
H01L 21/768 ,  H01L 21/28 ,  H01L 21/3065
FI (3)：
H01L 21/90 D ,  H01L 21/28 L ,  H01L 21/302 J
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM