Pat

J-GLOBAL ID：200903061725594946

不揮発性半導体記憶装置

Inventor： 田中 義幸 ,  中村 寛 ,  田中 智晴 ,  大平 秀子 ,  大内 和則
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1991342807
Publication number (International publication number)：1993174589
Application date： Dec. 25, 1991
Publication date： Jul. 13, 1993
Summary：

【要約】【目的】 高速なブロック消去を可能とするNANDセル型のEEPROMを提供することを目的とする。【構成】 n型基板にp型ウェルが形成され、p型ウェルに浮遊ゲートと制御ゲートを有するメモリセルがマトリクス配列され、浮遊ゲートとp型ウェル間の電荷の授受により電気的書替えを可能とし、且つ複数のメモリセルが直列接続されてNANDセルを構成して選択ゲートを介してビット線に接続されたメモリセルアレイを備えた不揮発性半導体記憶装置において、選択された複数個のNANDセルブロック201 ,202 内の全ての制御ゲートを接地電位とし、非選択のブロック203 〜20n 内の全ての制御ゲート、全てのブロック201 〜20n 内の全ての選択ゲート及びp型ウェルに消去電位を印加するデータ消去手段と、選択消去すべきNANDセルブロックの数を可変する手段とを有することを特徴とする。

Claim (excerpt)：

半導体基板に電荷蓄積層と制御ゲートを有するメモリセルがマトリクス配列され、電荷蓄積層と基板間の電荷の授受により電気的書替えを可能とした不揮発性半導体記憶装置において、前記メモリセルを複数のブロックに分けて、ブロック単位で消去可能な構成とし、消去すべきブロックの数を可変する手段を設けたことを特徴とする不揮発性半導体記憶装置。

IPC (4)：

G11C 16/06 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792

FI (3)：

G11C 17/00 309 C ,  H01L 27/10 434 ,  H01L 29/78 371

Patent cited by the Patent：

Cited by examiner (5)

• 特開昭63-124298
  
• 特開平1-298600
  
• 特開昭63-124298
  
• 特開平1-298600
  
• 特開昭63-124298