Pat

J-GLOBAL ID：200903061730614491

半導体装置及びその製造方法

Inventor： 堀内 道夫 ,  今井 一成
Applicant, Patent owner： 新光電気工業株式会社
Agent (1)： 綿貫 隆夫 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998310804
Publication number (International publication number)：2000138313
Application date： Oct. 30, 1998
Publication date： May. 16, 2000
Summary：

【要約】【課題】 半導体素子の小型化等の要請に容易に応えることのできる半導体装置を提供する。【解決手段】 半導体素子10の電極端子形成面に形成された接続用ランド20と、接続用ランド20と対向して配設された、絶縁性基材から成る接続基板12の一面側に形成されている接続用パッド22とが、接続バンプ14を介して電気的に接続されて成る半導体装置であって、該接続基板12の一面側には、接続用パッド22を含む配線パターン24が形成されている共に、接続基板12の他面側には、外部接続用端子26が装着される端子用ランド28を含む配線パターン30が形成され、且つ接続基板12の一面側に形成された配線パターン24と、接続基板12の他面側に形成された配線パターン30とが、接続基板12の絶縁性基材を貫通して形成された、配線パターン24の絶縁性基材側の裏面が底面に露出する凹部内に、めっきによって金属が充填されて形成されたヴィア32を介して電気的に接続されていることを特徴とする。

Claim (excerpt)：

半導体素子の電極端子形成面に形成された接続用ランドと、前記接続用ランドと対向して配設された、絶縁性基材から成る接続基板の一面側に形成されている接続用パッドとが、接続バンプを介して電気的に接続されて成る半導体装置であって、該接続基板の一面側には、前記接続用パッドを含む配線パターンが形成されている共に、前記接続基板の他面側には、外部接続用端子が装着される端子用ランドを含む配線パターンが形成され、且つ前記接続基板の一面側に形成された配線パターンと、前記接続基板の他面側に形成された配線パターンとが、前記接続基板の絶縁性基材を貫通して形成された、前記配線パターンのいずれか一方の絶縁性基材側の裏面が底面に露出する凹部内に、めっきによって金属が充填されて形成されたヴィアを介して電気的に接続されていることを特徴とする半導体装置。

IPC (3)：

H01L 23/12 ,  H01L 21/60 311 ,  H05K 3/42

FI (3)：

H01L 23/12 L ,  H01L 21/60 311 S ,  H05K 3/42

F-Term (14)：

5E317AA07 ,  5E317AA24 ,  5E317BB03 ,  5E317BB18 ,  5E317CC31 ,  5E317CD34 ,  5E317GG07 ,  5E317GG14 ,  5F044KK03 ,  5F044KK09 ,  5F044KK12 ,  5F044LL01 ,  5F044QQ02 ,  5F044QQ06