Pat

J-GLOBAL ID：200903061735284376

半導体集積回路装置

Inventor： 岩橋 誠之 ,  鈴木 武史
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 徳若 光政
Gazette classification：公開公報
Application number (International application number)：1999229780
Publication number (International publication number)：2001053168
Application date： Aug. 16, 1999
Publication date： Feb. 23, 2001
Summary：

【要約】【課題】 CMOS回路を基本素子とするスタティック型RAM等の消費電力を低減しつつ、そのアクセスタイムの高速化を図る。【解決手段】 CMOS型のメモリセルMCが格子配列されてなるメモリアレイMARY0を基本構成要素とし、その非選択時、相補ビット線の非反転信号線B0T及び反転信号線B0Bをハイレベルにプリチャージするスタティック型RAM等において、その基本的なデバイス構造を、SOI構造とするとともに、例えばメモリアレイMARY0のメモリセルMCのNチャネルMOSFETN1〜N4が形成されるP型ウェル領域を、サブワード線単位で独立に形成し、該P型ウェル領域に、対応するサブワード線SW0が非選択状態とされるとき、接地電位VSSのような比較的低い第1の電位のウェル電圧を印加し、選択状態とされるときは、比較的高い第2の電位のウェル電圧VSBFを印加する。

Claim (excerpt)：

所定のウェル領域に供給されるウェル電圧の電位を、該ウェル領域に形成される素子を含む回路が選択状態又は非選択状態とされたことを受けて切り換えうる構成とされることを特徴とする半導体集積回路装置。

IPC (3)：

H01L 21/8244 ,  H01L 27/11 ,  G11C 11/413

FI (2)：

H01L 27/10 381 ,  G11C 11/34 335 C

F-Term (19)：

5B015HH01 ,  5B015HH03 ,  5B015JJ03 ,  5B015JJ21 ,  5B015KA13 ,  5B015KA27 ,  5B015KA33 ,  5B015KB66 ,  5B015PP01 ,  5B015PP02 ,  5F083BS27 ,  5F083GA01 ,  5F083GA05 ,  5F083HA02 ,  5F083KA03 ,  5F083LA03 ,  5F083LA04 ,  5F083LA05 ,  5F083LA09