Pat

J-GLOBAL ID：200903061914096728

半導体装置の製造方法

Inventor： 中平 順也 ,  土岐 雅彦 ,  奥田 章二 ,  綿谷 宏文 ,  大平 請一郎
Applicant, Patent owner： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
Agent (1)： 北野 好人
Gazette classification：公開公報
Application number (International application number)：1994049466
Publication number (International publication number)：1995263547
Application date： Mar. 18, 1994
Publication date： Oct. 13, 1995
Summary：

【要約】【目的】 多層配線構造等におけるAl配線の信頼性を向上させる半導体装置の製造方法を提供することにある。【構成】 半導体基板上にSOG膜を形成し、そのSOG膜の上層及び下層に層間絶縁膜として、バイアスECRプラズマ-CVD法による酸化膜を200nm以上の厚さで形成する。これにより、SOG膜から上層側へ向かうSOG膜中の水分をブロックすることができる。また、半導体基板上にBPSG膜を形成し、このBPSG膜上に層間絶縁膜として、バイアスECRプラズマ-CVD法による酸化膜を200nm以上の厚さで形成する。これにより、BPSG膜から上層側へ向かうBPSG膜中の水分をブロックすることができる。

Claim (excerpt)：

半導体基板上にSOG膜を形成する工程と、前記SOG膜の上層に、バイアスECRプラズマ-CVD法による酸化膜を200nm以上の厚さで形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/768 ,  H01L 21/316