Pat

J-GLOBAL ID：200903061914848169

レジスト処理方法および装置ならびにレジスト塗布方法

Inventor： 山林 智明 ,  関村 仁
Applicant, Patent owner： 株式会社日立製作所 ,  日立北海セミコンダクタ株式会社
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1998072012
Publication number (International publication number)：1999274030
Application date： Mar. 20, 1998
Publication date： Oct. 08, 1999
Summary：

【要約】【課題】 半導体ウェハの面内におけるレジスト膜の膜厚分布および寸法分布を制御可能にする。【解決手段】 半導体ウェハ1にレジスト塗布を行うレジスト塗布部と、現像を行う現像部と、半導体ウェハ1の温度制御を行うウェハ温調部と、半導体ウェハ1のベーク処理を行うベーク処理部と、前記ウェハ温調部と前記ベーク処理部とに設置されかつ半導体ウェハ1を支持する支持プレート3と、支持プレート3の同心円状の複数の領域ごとに設けられかつそれぞれの領域を加熱または冷却する複数の温度制御素子4と、温度制御素子4の加熱または冷却を前記複数の領域ごとに別々に制御する温度制御部5とからなり、前記レジスト塗布部と前記現像部とにおいて半導体ウェハ1をレジスト処理する際に、前記レジスト処理の前後において半導体ウェハ1の温度を複数の前記領域ごとに制御する。

Claim (excerpt)：

処理室内に設置された基板支持部材に処理基板を載置する工程と、前記基板支持部材の温度を複数の領域ごとに制御することにより、前記基板支持部材によって支持された前記処理基板を前記複数の領域ごとに温度制御する工程と、前記処理基板をレジスト処理する工程とを有し、前記レジスト処理の前もしくは後の少なくとも何れか一方において前記処理基板を前記温度制御することを特徴とするレジスト処理方法。

IPC (2)：

H01L 21/027 ,  G03F 7/16

FI (5)：

H01L 21/30 567 ,  G03F 7/16 ,  H01L 21/30 564 C ,  H01L 21/30 566 ,  H01L 21/30 571