Pat

J-GLOBAL ID：200903062012631074

半導体素子収納用パッケージ

Inventor： 長島 徹治 ,  植田 義明
Applicant, Patent owner： 京セラ株式会社
Gazette classification：公開公報
Application number (International application number)：2000158832
Publication number (International publication number)：2001339021
Application date： May. 29, 2000
Publication date： Dec. 07, 2001
Summary：

【要約】【課題】上面に半導体素子が載置される基体と、それに接合される枠体および入出力端子との接合を強固なものとするとともに、半導体素子が作動時に発する熱を効率良く放散できるようにすること。【解決手段】上面に半導体素子7を載置する載置部1dを有する基体1が、複数の貫通孔1b-aが形成されたモリブデンから成る基板1cと、基板1cの上下面にロウ材1bによりそれぞれ接合された銅板1aとから成り、ロウ材1bは基板1cの貫通孔1b-a内に入り込んで少なくともその内周面をほぼ覆っている。

Claim (excerpt)：

上面に半導体素子を載置する載置部を有する基体と、該基体上面に前記載置部を囲繞するように取着された枠体と、該枠体の側部に形成された貫通孔または切欠部から成る取付部に嵌着された入出力端子と、前記枠体の上面に接合される蓋体とを具備した半導体素子収納用パッケージにおいて、前記基体は、複数の貫通孔が形成されたモリブデンから成る基板と、該基板の上下面にロウ材によりそれぞれ接合された銅板とから成り、前記ロウ材は前記基板の貫通孔内に入り込んで少なくともその内周面をほぼ覆っていることを特徴とする半導体素子収納用パッケージ。

IPC (3)：

H01L 23/373 ,  H01L 23/06 ,  H01L 23/12

FI (3)：

H01L 23/06 B ,  H01L 23/36 M ,  H01L 23/12 J

F-Term (3)：

5F036AA01 ,  5F036BB08 ,  5F036BD01