Pat

J-GLOBAL ID：200903062068545537

入出力データ転送回路

Inventor： 渡辺 文男
Applicant, Patent owner： 茨城日本電気株式会社
Agent (1)： 内原 晋
Gazette classification：公開公報
Application number (International application number)：1991181434
Publication number (International publication number)：1993028082
Application date： Jul. 23, 1991
Publication date： Feb. 05, 1993
Summary：

【要約】【目的】低速チャネルでは1つの入力データバッファを共通に使用することにより、ハードウェア量の削減をはかる。【構成】データバッファA40は高速チャネルに対応し、データハッファB50は低速チャネルに対応する。チャネル優先判定回路60aで選択されたチャネルの入力転送要求bとチャネル番号cとにより、それらを受けた転送データ制御回路C20a及び転送データ制御回路D30は高速チャネルか低速チャネルかを判断し、データバッファA40及びデータバッファB50をそれぞれ制御する。そして、入力制御転送回路10はデータセレクタ70によりデータバッファA40又はデータバッファB50のいずれかを選択し、主記憶装置に対しデータの転送を行う。

Claim (excerpt)：

チャネルから主記憶装置への入力データ転送に際し、複数チャネルからのデータ転送要求からチャネル固有の優先順位に従って1つのチャネルを選択し、チャネル番号と入力転送要求とを出力するチャネル優先判定回路と、前記チャネルを転送速度により予め高転送速度のチャネルと低転送速度のチャネルとに区別しておき、前記高転送速度のチャネルに対してはチャネル毎に複数回分の転送データを格納できる第1の入力データバッファと、チャネルからのデータ転送要求1回文の転送データを格納できる低転送速度のチャネルに共通な第2の入力データバッファと、前記チャネル優先判定回路からの前記チャネル番号が前記高転送速度のチャネルに対応するとき、入力転送要求を受け付け前記第1の入力データバッファへのチャネルからの転送データの書き込みを行うと共に、対応する前記チャネルのバッファ領域分のデータが格納されたことを検出するとメモリリクエストを出力する第1の転送データ制御回路と、前記チャネル優先判定回路からの前記チャネル番号が前記低転送速度のチャネルに対応するとき、入力転送要求を受け付け前記第2の入力データバッファへのチャネルからの転送データを書き込みを行うと共に、対応する前記チャネルのバッファ領域分のデータが格納されたことを検出するとメモリリクエストを出力する第2の転送データ制御回路と、前記第1又は第2の転送データ制御回路からの前記メモリリクエストを入力し、前記主記憶装置へ書き込み要求を送出する入力制御転送回路と、前記第1又は第2の入力データバッファのいずれかを選択し前記主記憶装置へ転送データを出力するデータセレクタとを備えることを特徴とする入出力データ転送回路。