Pat

J-GLOBAL ID：200903062103485640

半導体装置及びその製造方法

Inventor： 森 本 豊 太 ,  新 居 英 明
Applicant, Patent owner： 株式会社東芝
Agent (1)： 佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1996059765
Publication number (International publication number)：1997252124
Application date： Mar. 15, 1996
Publication date： Sep. 22, 1997
Summary：

【要約】【課題】 高速で動作不良のない半導体装置の提供。【解決手段】 表面にゲート絶縁膜3が形成された半導体基板1と、前記ゲート絶縁膜の表面に形成されたゲート電極5と、このゲート電極を両側から挟むように前記半導体基板の表面領域に形成された不純物領域7a,7b,10a,10bと、前記ゲート電極の側壁部に形成された第1の側壁絶縁膜9と、前記ゲート電極の表面に形成され、側壁部が備えられた層間絶縁膜14と、前記層間絶縁膜の側壁部に形成された第2の側壁絶縁膜17と、前記第2の側壁絶縁膜に囲まれた開口15内に形成され、前記不純物領域に接続された配線からなることを特徴とする。

Claim (excerpt)：

表面にゲート絶縁膜が形成された半導体基板と、前記ゲート絶縁膜の表面に形成されたゲート電極と、このゲート電極を両側から挟むように前記半導体基板の表面領域に形成された不純物領域と、前記ゲート電極の側壁部に形成された第1の側壁絶縁膜と、前記ゲート電極の表面に形成され側壁部が備えられた層間絶縁膜と、前記層間絶縁膜の側壁部に形成された第2の側壁絶縁膜と、前記第2の側壁絶縁膜に囲まれた開口内に形成され、前記不純物領域に接続された配線と、を備えていることを特徴とする半導体装置。

IPC (2)：

H01L 29/78 ,  H01L 21/28 301

FI (2)：

H01L 29/78 301 G ,  H01L 21/28 301 T

Patent cited by the Patent：

Cited by examiner (3)

• 特開平4-014226
  
• 特開平3-120728
  
• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平5-175400   Applicant：川崎製鉄株式会社