半導体装置

Inventor： , ,
Applicant, Patent owner：
Agent (1)：深見久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1995023590
Publication number (International publication number)：1996227580
Application date： Feb. 13, 1995
Publication date： Sep. 03, 1996
Summary：

【要約】【目的】スタンバイサイクル時におけるサブスレッショルド電流およびアクティブサイクル時におけるアクティブDC電流を低減することのできる半導体記憶装置を実現する。【構成】可変インピーダンス電源線2および可変インピーダンス接地線5はMOSトランジスタQ3およびQ5によりスタンバイサイクル時およびロウ系信号セット時間帯においては低インピーダンス状態とされコラム系有効時間内においては高インピーダンス状態とされる。可変インピーダンス電源線3および可変インピーダンス接地線6はスタンバイサイクル時に高インピーダンス状態、アクティブサイクルおよびロウ系信号リセット時間帯においては低インピーダンス状態とされる。インバータFR1〜FRnはそのスタンバイサイクル時およびアクティブサイクル時における出力信号の論理レベルに応じて電圧VCL1およびVSL2または電圧VCL2およびVSL1の動作電源電圧として動作する。

Claim (excerpt)：

スタンバイサイクル時にローレベルとなり、アクティブサイクル時にハイレベルとなる信号を入力ノードに受ける半導体装置であって、前記アクティブサイクルは前記信号がローレベルからハイレベルに変化するセット期間とローレベルを維持する保持期間とを有し、前記ハイレベルに相当する電圧を受ける第1の電源ノード、前記第1の電源ノードに結合され、前記第1の電源ノードに与えられた電圧を伝達する第1の電源線、第2の電源線、前記第1の電源線と前記第2の電源線との間に接続される第1の抵抗手段、前記スタンバイサイクルおよび前記セット期間の間導通し、前記保持期間の間非導通となる、前記第1の電源線と前記第2の電源線との間に接続される第1のスイッチング手段、前記ローレベルに相当する電圧を受ける第2の電源ノード、前記第2の電源ノードに与えられた電圧を伝達する第3の電源線、第4の電源線、前記第3の電源線と前記第4の電源線とを接続する第2の抵抗手段、前記スタンバイサイクルの間非導通となり、前記アクティブサイクルの間導通する、前記第3の電源線と前記第4の電源線との間に接続される第2のスイッチング手段、および前記第2の電源線上の電圧と前記第4の電源線上の電圧を動作電源電圧として動作し、前記入力ノード上の信号に所定の論理処理を行なって出力する論理ゲートを備える、半導体装置。

IPC (3)：

G11C 11/407 , G11C 11/413 , H03K 19/00

FI (3)：

G11C 11/34 354 F , H03K 19/00 A , G11C 11/34 335 A

Patent cited by the Patent：

Cited by examiner (1)

半導体集積回路
Gazette classification：公開公報 Application number：特願平4-345901 Applicant：株式会社日立製作所

Return to Previous Page