Pat

J-GLOBAL ID：200903062285740160

EL表示装置の駆動回路

Inventor： 西岡 健 ,  長田 雅彦 ,  秋田 成行
Applicant, Patent owner： 日本電装株式会社
Agent (1)： 飯田 堅太郎
Gazette classification：公開公報
Application number (International application number)：1994061457
Publication number (International publication number)：1995271327
Application date： Mar. 30, 1994
Publication date： Oct. 20, 1995
Summary：

【要約】【目的】 バッファメモリを用いることなく高輝度表示を行なうこと。【構成】 薄膜ELパネル(EL素子)1は、二重絶縁構造をしており、分極効果によるメモリ効果を有する。駆動回路は、上画面走査電極駆動回路2と下画面走査電極駆動回路3と上画面データ電極駆動回路4と下画面データ電極駆動回路5とからなる。上画面走査電極駆動回路2及び下画面走査電極駆動回路3は、上画面1aの最上位の走査電極71 から下画面1bの最下位の走査電極7n まで順に書込電圧(-Vth)を印加してゆくとともに、上画面1aの走査電極71〜7n/2 に書込電圧(-Vth)が印加される期間に、下画面1bの走査電極7n/2+1 〜7n に対しリフレッシュ電圧(+VR )を印加し、これとは逆に、下画面1bの走査電極7n/2+1 〜7n に書込電圧(-Vth)が印加される期間に、上画面1aの走査電極71 〜7n/2 に対しリフレッシュ電圧(+VR )を印加する。

Claim (excerpt)：

画面が上下方向に分割され、分極効果を有するEL表示装置の駆動回路において、上画面の最上位の走査電極から下画面の最下位の走査電極まで順に書込電圧を印加してゆくとともに、前記上画面の走査電極に書込電圧が印加される期間に、前記下画面の走査電極に対しリフレッシュ電圧を印加し、これとは逆に、前記下画面の走査電極に書込電圧が印加される期間に、前記上画面の走査電極に対しリフレッシュ電圧を印加するよう構成したことを特徴とするEL表示装置の駆動回路。

IPC (2)：

G09G 3/30 ,  G09G 3/20