Pat

J-GLOBAL ID：200903062294958992

半導体薄膜の製造方法

Inventor： 小黒 志津夫
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997011069
Publication number (International publication number)：1998209050
Application date： Jan. 24, 1997
Publication date： Aug. 07, 1998
Summary：

【要約】【課題】ファセットのない平坦な形状をした選択シリコンエピタキシャル薄膜を超高真空環境を必要としない減圧CVD法において実現する。【解決手段】反応室とは別に設けられた原子状水素形成室で形成した原子状水素と膜形成原料ガスを反応室に導入して、750-900°Cの成長温度かつ反応室内の圧力1-30Torrにおいて選択シリコンエピタキシャル成長を行う。

Claim (excerpt)：

選択シリコンエピタキシャル膜の成長方法において、成長温度を750〜900°Cの範囲とし、反応室内の圧力を1〜30Torrの範囲に維持しながら、膜形成原料ガスと原子状水素を反応室に導入することを特徴とする、半導体薄膜の製造方法。