Pat

J-GLOBAL ID：200903062391574260

半導体装置の製造方法

Inventor： 門村 新吾
Applicant, Patent owner： ソニー株式会社
Gazette classification：公開公報
Application number (International application number)：1997184806
Publication number (International publication number)：1999031678
Application date： Jul. 10, 1997
Publication date： Feb. 02, 1999
Summary：

【要約】【課題】 高集積度半導体装置の層間絶縁膜に、高アスペクト比の接続孔や溝を精度高く形成するとともに、フッ素を含む低誘電率の有機系層間絶縁膜を層間絶縁膜の一部に用いた、配線間容量の低減された半導体装置の製造方法を提供する。【解決手段】 酸化シリコン系層間絶縁膜2のエッチングマスクとして、フッ素を含む有機系層間絶縁膜3パターンを用いる。このフッ素を含む有機系層間絶縁膜3は、積層層間絶縁膜の一部として用いる。【効果】 エッチングマスクからのスパッタリング生成物であるCF系活性種が、微細な接続孔や溝の内部にまで十分に供給され、エッチストップが防止され、異方性、選択比およびエッチングレート等の諸特性を高いレベルで同時に満たす。

Claim (excerpt)：

酸化シリコン系層間絶縁膜上に、フッ素を含む有機系層間絶縁膜の開口パターンを形成する工程、少なくとも前記フッ素を含む有機系層間絶縁膜をエッチングマスクとし、前記酸化シリコン系層間絶縁膜をエッチングして、前記酸化シリコン系層間絶縁膜の開口パターンを形成する工程、前記フッ素を含む有機系層間絶縁膜の開口パターンと、前記酸化シリコン系層間絶縁膜の開口パターンにより形成された、積層層間絶縁膜の開口パターン内に、導電材料を埋め込む工程、以上の工程を順次有することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/3065 ,  H01L 21/768

FI (3)：

H01L 21/302 J ,  H01L 21/90 K ,  H01L 21/90 C