Pat
J-GLOBAL ID：200903062416420557

半導体装置及びその製造方法

Inventor：
佐藤 光孝

About 佐藤 光孝

, 
河西 純一

About 河西 純一


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 伊東 忠彦
Gazette classification：公開公報
Application number (International application number)：1992281951
Publication number (International publication number)：1994132453
Application date： Oct. 20, 1992
Publication date： May. 13, 1994
Summary：
【要約】【目的】本発明は実装密度を向上させるためリードの一部のみをパッケージの底面に露出させた構成の半導体装置及びその製造方法に関する。【構成】半導体チップ11と、この半導体チップ11を封止するパッケージ17と、夫々の一端側14a が半導体チップ11とワイヤ接続されると共に、他端側がパッケージ17の底面17a に露出して外部端子16を形成し、この外部端子16を除く他の部分はパッケージ17に封止された構成の複数のリード14とを具備する半導体装置において、上記複数のリード14は、パッケージ17内で高さ方向に対し、その一部或いは全部が半導体チップ11と重なり合うよう構成する。
Claim (excerpt)：
半導体チップ(11)と、該半導体チップ(11)を封止するパッケージ(17,31)と、夫々の一端側(14a)が該半導体チップ(11)と電気的に接続されると共に、他端側が該パッケージ(17,31)の底面(17a,31a)に露出して外部端子(16)を形成し、該外部端子(16)を除く他の部分は該パッケージ(17,31)に封止された構成の複数のリード(14)とを具備する半導体装置において、該複数のリード(14)は、該パッケージ(17,31)内で高さ方向に対し、その一部或いは全部が該半導体チップ(11)と重なり合っている構成としたことを特徴とする半導体装置。
IPC (3)：
H01L 23/50 ,  H01L 21/56 ,  H01L 23/28
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM