Pat

J-GLOBAL ID：200903062416466743

縦型電界効果トランジスタ

Inventor： 下村 彰宏
Applicant, Patent owner： 関西日本電気株式会社
Gazette classification：公開公報
Application number (International application number)：1999304774
Publication number (International publication number)：2001127285
Application date： Oct. 27, 1999
Publication date： May. 11, 2001
Summary：

【要約】【課題】 ドレイン電極とソース電極間耐圧を下げずにオン抵抗を低減した縦型電界効果トランジスタを提供する。【解決手段】 N- 型ドレイン領域22上に有する複数個のP型ベース領域24の底面および側面の周りに不純物濃度が1×1015atoms/cm3〜1×1016atoms/cm3の範囲内のP- 型電界緩和層31を設けるとともに、隣接する電界緩和層31に挟まれた領域を不純物濃度が電界緩和層31と略同一のN型接続領域23aとし、N型接続領域23aの表面層を不純物濃度がドレイン領域22と同程度のN- 型接続領域23bとする。隣接する電界緩和層31間の離間距離はゲート電極にオフ制御電圧を印加しドレイン電極30とソース電極29間に印加する逆電圧が100V以内で接続領域23a,23が完全に空乏化する距離とする。

Claim (excerpt)：

ゲート電極にオン制御電圧を印加してドレイン電極とソース電極間に印加した電圧により隣接する他導電型のベース領域に挟まれた一導電型の接続領域を経由してベース領域のチャネルに電流を流す縦型電界効果トランジスタにおいて、前記ベース領域の底面および側面の周りにベース領域と同一導電型でベース領域より不純物濃度範囲が低濃度の他導電型電界緩和層を配置するとともに、前記接続領域の不純物濃度範囲を前記電界緩和層と同一とし、ゲート電極にオフ制御電圧を印加したとき前記ドレイン電極とソース電極間に印加する逆電圧が100V以内で前記接続領域を完全に空乏化するようにしたことを特徴とする縦型電界効果トランジスタ。

FI (2)：

H01L 29/78 652 C ,  H01L 29/78 652 J