Pat

J-GLOBAL ID：200903062488372069

ライトアクセス時の高速非同期通信方式

Inventor： 高橋 久也 ,  山根 大作 ,  宮川 徳一 ,  柏手 孝二
Applicant, Patent owner： 日本無線株式会社
Agent (1)： 後藤 洋介 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992144194
Publication number (International publication number)：1993334261
Application date： Jun. 04, 1992
Publication date： Dec. 17, 1993
Summary：

【要約】 (修正有)【目的】 比較的低速なネットワークを用いた場合でも、ライトアクセス時の通信効率を確保可能な高速非同期通信方式を提供する。【構成】 複数のCPU部と複数のメモリ部12とをそれぞれ網的に互いに回線接続するネットワーク部14を有する。メモリ部12が、メモリリクエストのアサートに応じて、ライトアクセス時のアドレスとデータとをラッチし、即座に、CPU部に伝えるべく、メモリアクノレッジをアサートし、CPU部との非同期通信を完了させ、メモリ部12は、メモリへの格納ができるまで、次のメモリリクエストには応じない構成とする。

Claim (excerpt)：

複数のCPU部と、複数のメモリ部と、前記複数のCPU部と前記複数のメモリ部とをそれぞれ網的に互いに回線接続するネットワーク部とを有し、前記複数のCPU部と前記複数のメモリ部とを非同期で密結合するマルチプロセッサシステムにおいて、前記CPU部における回線リクエストのアサートに応じて、前記ネットワーク部が当該アサートに係るCPU部とメモリ部とを回線接続し、前記CPU部におけるメモリリクエストのアサートの後に、前記メモリ部がライトのアドレスとデータとをラッチし、メモリアクノレッジをアサートし、該メモリアクノレッジのアサートに応じて、前記CPU部が前記回線リクエスト及び前記メモリリクエストをデアサートし、前記回線リクエストのデアサートに応じて、前記ネットワーク部が回線切断し、 前記メモリリクエストのデアサートに応じて、前記メモリ部が前記メモリアクノレッジをデアサートすることを特徴とするライトアクセス時の高速非同期通信方式。

IPC (2)：

G06F 15/16 350 ,  G06F 13/16 520