Pat

J-GLOBAL ID：200903062559822486

ダイナミック型半導体記憶装置及びその製造方法

Inventor： 青木 正身 ,  山田 敬 ,  高東 宏 ,  尾崎 徹 ,  稗田 克彦 ,  仁田山 晃寛
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1992190994
Publication number (International publication number)：1994037279
Application date： Jul. 17, 1992
Publication date： Feb. 10, 1994
Summary：

【要約】【目的】 改良されたオープンビット線方式のレイアウトを有するダイナミック型半導体記憶装置及びその製造方法を提供することを目的とする。【構成】 1つのビット線BL上に設けられた複数のビット線コンタクト1を隣接するワード線WL間に1つおきに配置し、1つの前記ビット線BL上に設けられた複数の前記ビット線コンタクト1を、隣接する他のビット線BL上に設けられた前記ビット線コンタクト1が配置されている隣接する前記ワード線WL間以外の隣接する前記ワード線WL間に1つおきに配置するようにした。

Claim (excerpt)：

半導体基板と、前記半導体基板上に形成されたMOSトランジスタ及びキャパシタからなる複数のメモリセルと、前記半導体基板上に形成された複数のワード線と、前記ワード線に交わるように前記半導体基板上に形成された複数のビット線と、前記各ビット線上に設けられ、2つの前記メモリセルに共有される複数のビット線コンタクトと、を具備し、前記各ビット線の1つのビット線上に設けられた複数の前記ビット線コンタクトは隣接する前記ワード線間に1つおきに配置されていて、1つの前記ビット線上に設けられた複数の前記ビット線コンタクトは、隣接する他のビット線上に設けられた前記ビット線コンタクトが配置されている隣接する前記ワード線間以外の隣接する前記ワード線間に1つおきに配置されていることを特徴とするダイナミック型半導体記憶装置。

IPC (2)：

H01L 27/108 ,  H01L 27/04

Patent cited by the Patent：

Cited by examiner (4)

• 特開平4-279055
  
• 特開平3-085760
  
• 特開平3-072675
  
• 特開平2-226763