Pat

J-GLOBAL ID：200903062601442028

薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置

Inventor： 嘉代 雄
Applicant, Patent owner： 株式会社東芝
Agent (1)： 大胡 典夫
Gazette classification：公開公報
Application number (International application number)：1995076403
Publication number (International publication number)：1996018063
Application date： Mar. 31, 1995
Publication date： Jan. 19, 1996
Summary：

【要約】【目的】 良好な特性を有する高品質TFTの製造方法を得ることを目的とする。【構成】 薄膜トランジスタのゲート絶縁層3 および半導体層4 をプラズマCVD法により積層成膜する薄膜トランジスタの製造方法において、ゲート絶縁層上に半導体層を積層成膜する際に、ゲート絶縁層を成膜したのちプラズマ放電を維持したまま放電電極の間隔を変化させ、その後半導体層を成膜するようにした。

Claim (excerpt)：

少なくともゲート絶縁層およびこのゲート絶縁層上に積層成膜された半導体層を有する薄膜トランジスタの上記ゲート絶縁層および半導体層をプラズマCVD法により積層成膜する薄膜トランジスタの製造方法において、上記ゲート絶縁層上に上記半導体層を積層成膜する際に、上記ゲート絶縁層を成膜したのちプラズマ放電を維持したまま放電電極の間隔を変化させ、その後上記半導体層を成膜することを特徴とする薄膜トランジスタの製造方法。

IPC (4)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/136 500 ,  H01L 21/205