Pat

J-GLOBAL ID：200903062613100696

タイミング・アナライザ

Inventor： アーノルド・エム・フリシュ ,  トーマス・エー・アルミー
Applicant, Patent owner： テクトロニクス・インコーポレイテッド
Agent (1)： ソニー・テクトロニクス株式会社
Gazette classification：公開公報
Application number (International application number)：1994275565
Publication number (International publication number)：1995191095
Application date： Oct. 17, 1994
Publication date： Jul. 28, 1995
Summary：

【要約】【目的】 プリント回路基板、集積回路又はマルチチップ・モジュールに内蔵されて、これらのタイミング信号を試験する。【構成】 マルチプレクサ13及びゲート付きバッファ15は、タイミング・アナライザ回路12を被試験装置に結合し、タイミング・アナライザが被試験装置の複数のデータ・チャンネルの各々のデータを受けると共にデータ・チャンネルの各々にデータを供給できるようにする。なお、タイミング・アナライザ回路12は、データ・チャンネルの各々に対して設けられ、イネーブル(/EN)された際に、蓄積されたタイミング事象ベクトルに応じて、端子OUTから試験データ信号を各データ・チャンネルに供給すると共に、各データ・チャンネルからデータ信号を端子INに受け、受けたデータ信号をデータ・バスを介して読出し可能とする。

Claim (excerpt)：

被試験装置を試験するタイミング・アナライザであって、上記タイミング・アナライザをデータ・バス及び上記被試験装置に結合し、上記被試験装置の複数のデータ・チャンネルの各々のデータを受けると共に上記データ・チャンネルの各々にデータを供給する手段と、イネーブルされた際に、蓄積されたタイミング事象ベクトルに応じて、試験データ信号を上記各データ・チャンネルに供給すると共に、上記各データ・チャンネルからデータ信号を受け、上記受けたデータ信号を上記データ・バスを介して読出し可能で、上記データ・チャンネルの各々に対して夫々設けられた複数のタイミング・アナライザ回路とを具えたタイミング・アナライザ。

Patent cited by the Patent：

Cited by examiner (1)

• 特開平4-204274