Pat

J-GLOBAL ID：200903062736359198

読み出し/書き込みメモリ及び読み出し専用メモリとして選択的に構成可能な強誘電体メモリアレイを含むデータ・プロセッサ

Inventor： ジェフェリー イー. ダウンズ
Applicant, Patent owner： ラムトロン・インターナショナル・コーポレーション
Agent (1)： 長谷川 芳樹 (外5名)
Gazette classification：公開公報
Application number (International application number)：1997288823
Publication number (International publication number)：1998198600
Application date： Oct. 21, 1997
Publication date： Jul. 31, 1998
Summary：

【要約】【課題】 読み出し/書き込みメモリ若しくは読み出し専用メモリの何れか、または読み出し/書き込メモリと読み出し専用メモリとの組み合わせとして選択可能に構成できるメモリ・アレイを内蔵するデータプロセッサを提供する。【解決手段】 このメモリアレイを内蔵するデータプロセッサは、ALUから論理アドレスを受け、ローカルな不揮発性メモリに格納された構成命令に従ってメモリアレイ内の物理アドレスへ論理アドレスを変換するためのメモリマッパを含む。FRAMのようなメモリアレイに関する共通技術を利用することによって、MPU命令およびデータのために使用され得るメモリアレイの大きさとレイアウトを選択可能に制御できる。メモリマッパを使用すれば、RF/IDトランスポンダや不揮発性メモリ内に機密データを蓄える応用に関連して、メモリアレイデータのために有用なパスワード保護機能や符号化保護機能を達成できる。

Claim (excerpt)：

算術論理ユニットを含むデータ・プロセッサであって、前記算術論理ユニットによってアドレス指定可能なメモリ・アレイを備え、前記メモリ・アレイはデータバスによって前記算術論理ユニットへデータを少なくとも供給するために前記メモリ・アレイの読み出し/書き込み部分および読み出し専用部分の少なくとも一方を選択的に構成可能である、データ・プロセッサ。

IPC (2)：

G06F 12/06 515 ,  G06F 15/78 510

FI (2)：

G06F 12/06 515 K ,  G06F 15/78 510 A