Pat

J-GLOBAL ID：200903062742619355

半導体装置及びその製造方法

Inventor： 磯村 雅夫 ,  武田 勝利 ,  脇坂 健一郎
Applicant, Patent owner： 三洋電機株式会社
Agent (2)： 目次 誠 ,  宮▼崎▲ 主税
Gazette classification：公開公報
Application number (International application number)：2003018243
Publication number (International publication number)：2004235180
Application date： Jan. 28, 2003
Publication date： Aug. 19, 2004
Summary：

【課題】酸化亜鉛をチャネル材料とする半導体装置において、ゲート絶縁膜とチャネル層の格子不整合による特性低下を低減する。【解決手段】酸化亜鉛をチャネル材料とするチャネル層2と、該チャネル層2の上にゲート絶縁膜5を介して設けられたゲート電極6と、ソース電極3と、ドレイン電極4とを備える半導体装置において、チャネル層2とゲート絶縁膜5との間に、チャネル層2より高い抵抗の酸化亜鉛材料からなる高抵抗酸化亜鉛層7が設けられていることを特徴としている。【選択図】 図1

Claim (excerpt)：

酸化亜鉛をチャネル材料とするチャネル層と、該チャネル層の上にゲート絶縁膜を介して設けられたゲート電極と、ソース電極と、ドレイン電極とを備える半導体装置において、 前記チャネル層と前記ゲート絶縁膜の間に、前記チャネル層より高い抵抗の酸化亜鉛材料からなる高抵抗酸化亜鉛層が設けられていることを特徴とする半導体装置。

IPC (2)：

H01L29/786 ,  H01L21/336

FI (3)：

H01L29/78 618B ,  H01L29/78 618E ,  H01L29/78 618A

F-Term (15)：

5F110AA30 ,  5F110BB20 ,  5F110CC01 ,  5F110DD02 ,  5F110EE03 ,  5F110FF03 ,  5F110GG04 ,  5F110GG19 ,  5F110GG28 ,  5F110GG29 ,  5F110GG43 ,  5F110GG58 ,  5F110HK03 ,  5F110HK08 ,  5F110HK21