Pat

J-GLOBAL ID：200903062925530132

半導体装置およびその製造方法

Inventor： 大塚 文雄
Applicant, Patent owner： 株式会社ルネサステクノロジ
Agent (3)： 山田 卓二 ,  田中 光雄 ,  竹内 三喜夫
Gazette classification：公開公報
Application number (International application number)：2008002033
Publication number (International publication number)：2009164453
Application date： Jan. 09, 2008
Publication date： Jul. 23, 2009
Summary：

【課題】例えば、SRAM等の高集積回路において、スイッチング速度を低下させずに、リーク電流(スタンバイ電流)を低減できる半導体装置およびその製造方法を提供する。【解決手段】第1トランジスタ構造Q1および第2トランジスタ構造Q2は、ソース・ドレイン領域15bを共有している。第1トランジスタ構造Q1のゲート電極20は、W(タングステン)で構成し、一方、第2トランジスタ構造Q2のゲート電極10は、n型Siで構成することにより、W(タングステン)の仕事関数はn型Siの仕事関数より大きいことから、第1トランジスタ構造Q1の閾値電圧は、第2トランジスタ構造Q2の閾値電圧より高くなる。【選択図】図13

Claim (excerpt)：

半導体基板と、 半導体基板の上に形成され、第1ゲート電極、第1ソース領域および第1ドレイン領域を有する第1トランジスタ構造と、 半導体基板の上に形成され、第2ゲート電極、第2ソース領域および第2ドレイン領域を有する第2トランジスタ構造とを備え、 第1ソース領域および第2ドレイン領域が同一の領域として形成され、 第1トランジスタ構造の閾値電圧は、第2トランジスタ構造の閾値電圧と異なることを特徴とする半導体装置。

IPC (4)：

H01L 21/824 ,  H01L 27/11 ,  H01L 21/823 ,  H01L 27/088

FI (3)：

H01L27/10 381 ,  H01L27/08 102C ,  H01L27/08 102H

F-Term (36)：

5F048AA07 ,  5F048AB01 ,  5F048AB03 ,  5F048AC01 ,  5F048BB01 ,  5F048BB06 ,  5F048BB08 ,  5F048BB09 ,  5F048BB10 ,  5F048BB11 ,  5F048BB12 ,  5F048BB17 ,  5F048BC06 ,  5F048BF06 ,  5F048BF16 ,  5F048DA25 ,  5F048DA27 ,  5F048DA30 ,  5F083BS05 ,  5F083BS07 ,  5F083BS17 ,  5F083BS19 ,  5F083BS27 ,  5F083BS48 ,  5F083GA01 ,  5F083GA06 ,  5F083JA02 ,  5F083JA35 ,  5F083JA39 ,  5F083JA53 ,  5F083LA01 ,  5F083LA21 ,  5F083MA06 ,  5F083MA19 ,  5F083PR07 ,  5F083PR40

Patent cited by the Patent：

Cited by applicant (1)

• 米国特許第6291282B1号明細書