Pat

J-GLOBAL ID：200903063042749130

半導体装置およびその製造方法

Inventor： 鶴田 和弘 ,  浅井 昭喜
Applicant, Patent owner： 日本電装株式会社
Agent (1)： 伊藤 洋二
Gazette classification：公開公報
Application number (International application number)：1994303566
Publication number (International publication number)：1996162642
Application date： Dec. 07, 1994
Publication date： Jun. 21, 1996
Summary：

【要約】【目的】 複数のMOSFETのしきい値電圧を一括して補正する。【構成】 複数のMOSFET10、11の下部にフローティング導電層4を形成し、電荷注入素子24によりフローティング導電層4に電荷を注入する。ここで、電荷注入素子24を、薄膜単結晶半導体層8、ゲート酸化膜12、ゲート電極13にて構成し、薄膜単結晶半導体層8とフローティング導電層4間を金属電極14にて電気的に接続している。薄膜単結晶半導体層8、ゲート酸化膜12、ゲート電極13は、MOSFET10、11の形成と同時に形成できるため、その製造を容易にすることができる。

Claim (excerpt)：

半導体基板の表面に絶縁体層を介して複数の薄膜単結晶半導体層が形成され、前記複数の薄膜単結晶半導体層のそれぞれにMOSFETが形成されている半導体装置において、複数の前記MOSFETの少なくともチャネル領域に対向する位置で前記絶縁体層内に埋設形成されたフローティング導電体層と、このフローティング導電体層に電荷を注入する電荷注入素子と、前記フローティング導電体層の下部に位置する前記半導体基板の電位を固定する電極とを備え、前記電荷注入素子は、前記複数の薄膜単結晶半導体層と同一平面に形成された薄膜単結晶半導体層と、この薄膜単結晶半導体層上に絶縁膜を介して形成された電極層にて構成され、前記電荷注入素子の薄膜単結晶半導体層と前記フローティング導電体層が金属層で接続されていることを特徴とする半導体装置。

IPC (5)：

H01L 29/786 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 27/08 331 ,  H01L 27/12

FI (3)：

H01L 29/78 613 Z ,  H01L 27/08 321 B ,  H01L 29/78 617 N