Pat

J-GLOBAL ID：200903063270341745

トランジスタを有する半導体装置とその製造方法

Inventor： 石合 善徳
Applicant, Patent owner： ソニー株式会社
Agent (1)： 佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1997204769
Publication number (International publication number)：1999054524
Application date： Jul. 30, 1997
Publication date： Feb. 26, 1999
Summary：

【要約】【課題】 構造が簡単で製造が容易な高性能の接合ゲート型電界効果トランジスタ(JFET)を製造する。【解決手段】 JFETはGaAs基板1、JFETのゲート領域15を構成するp+ 不純物拡散領域、n型のチャネル形成不純物領域110、イオン濃度が薄いLDD構造の低濃度のn+ 型の不純物拡散領域(n+ 領域)111,121と、イオン濃度が濃いn型の不純物拡散領域(n++領域)112,122を有する。高濃度のn型の不純物領域112,122がそれぞれJFETのソース領域およびドレイン領域として機能する。このJFETは自己整合技術とLDD技術を用いて製造される。その結果、短ゲート化を図ってゲート・ドレイン幅の拡大、耐圧の向上、短チャネル効果を改善できる。また、ゲート領域15の側面に接合容量が存在せず、ゲート領域15とソース領域112との間の静電容量およびゲート領域15とドレイン領域122との間の静電容量が極めて小さな値となり、JFETの高周波特性が向上する。

Claim (excerpt)：

トランジスタを有する半導体装置を製造する方法であって、半導体基板に所定の厚さの第1の拡散用マスク膜を形成する段階と、前記第1の拡散用マスク膜の上に第1のレジストを塗布し、トランジスタのゲート形成領域をパターンニングしてトランジスタのゲート形成領域に所定の広さだけ前記第1のレジスト膜を残す段階と、前記残った第1のレジスト膜および前記残った第1の拡散用マスク膜を等方向エッチングし、前記第1の拡散用マスク膜の幅を前記残った第1のレジスト膜より狭く、かつ、トランジスタのゲート幅と同等まで狭くする段階と、前記第1のレジスト膜をマスクにして前記半導体基板に第1導電型のイオンの注入を行い前記第1の拡散用マスク膜の両側の前記半導体基板内に第1導電型のイオン注入領域を形成する段階と、前記第1のレジスト膜を除去する段階と、前記第1の拡散用マスク膜をダミーゲートとして前記半導体基板に第1導電型のイオンの注入をさらに行い、トランジスタのゲート領域の両側の前記半導体基板内に第1導電型のイオンの濃度が薄い領域から濃い領域を形成する段階と、前記ダミーゲートとして用いた前記第1の拡散用マスク膜の上に第2の拡散用マスク膜を形成し、前記第1の拡散用マスク膜の上部が露出する程度まで前記第2の拡散用マスク膜を除去するさせる段階と、選択性エッチングにより前記第1の拡散用マスク膜を除去して前記半導体基板の表面にゲート形成領域を露出させる段階と、前記第2の拡散用マスク膜をマスクとして、前記ゲート形成領域に第2導電型のイオンの拡散を行いゲート領域を形成する段階とを有する、トランジスタを有する半導体装置の製造方法。

IPC (2)：

H01L 21/337 ,  H01L 29/808