Pat

J-GLOBAL ID：200903063274042211

論理合成装置

Inventor： 古茂田 道夫 ,  宮本 典子
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 曾我 道照 (外6名)
Gazette classification：公開公報
Application number (International application number)：1992289021
Publication number (International publication number)：1994139305
Application date： Oct. 27, 1992
Publication date： May. 20, 1994
Summary：

【要約】【目的】 LSIの回路設計において、LSI中の内部論理回路だけでなく外部と接続するためのバッファセルをも回路生成して設計効率を向上させると共に、最適な特性をもつLSIを回路生成する。【構成】 LSIの内部論理回路のネットリスト生成後、仕様入力部u1で入力されたLSIと外部とをインタフェイスする外部インタフェイスピンのインタフェイス仕様をLSI外部インタフェイス仕様記述部u2で記述する。その仕様に適合したバッファセルをインタフェイスバッファ決定部u3で選択してバッファ挿入部u4でネットリスト中の内部論理回路と外部インタフェイスピンとの間に挿入する。その後、調整部u6で、設計者により入力された遅延、設計ルール、消費電力を満たすように回路調整する。

Claim (excerpt)：

LSIの内部論理回路生成後LSIと外部とをインタフェイスするLSI外部インタフェイスピンのインタフェイス仕様を記述する記述手段と、複数のインタフェイス用論理回路ブロックの中から上記インタフェイス仕様に適合したインタフェイス用論理回路ブロックを選択する選択手段と、この選択手段により選択されたインタフェイス用論理回路ブロックを上記内部論理回路と上記LSI外部インタフェイスピンとの間に挿入する挿入手段とを備えたことを特徴とする論理合成装置。