Pat

J-GLOBAL ID：200903063325675435

半導体装置及びその製造方法

Inventor： 土屋 朋信 ,  河野 敏弘 ,  古森 正明 ,  奧野 八重
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 薄田 利幸
Gazette classification：公開公報
Application number (International application number)：1993137680
Publication number (International publication number)：1994349692
Application date： Jun. 08, 1993
Publication date： Dec. 22, 1994
Summary：

【要約】【目的】第1の半導体基板上に、これと異なる格子定数を持つ第2の半導体基板を設けた構造を有し、接着界面が強固な接着力を持ち、接着界面での欠陥やトラップ密度が抑制された半導体装置を提供すること。【構成】第1の半導体基板であるn-GaAs基板1と、これと異なる格子定数を持つ第2の半導体基板であるp-InP基板3との間に、接着層として、n-In0.65Ga0.35As0.25P0.75層2、2’を設けた半導体装置。この接着層は、いずれか一方の半導体基板と同じ種類の材料よりなるものか、いずれか一方の半導体基板と同じ格子定数を持つものか又は両方の半導体基板の格子定数の中間の値の格子定数を持つものを用いる。

Claim (excerpt)：

第1の半導体基板、該第1の半導体基板と異なる格子定数を持つ第2の半導体基板及び第1の半導体基板と第2の半導体基板の間に接着層として設けられた、いずれか一方の半導体基板と同じ種類の材料よりなる成長層を有し、少なくとも第2の半導体基板に半導体素子が設けられたことを特徴とする半導体装置。