Pat

J-GLOBAL ID：200903063377293948

半導体装置及びその積層構造体

Inventor： 竹下 康一 ,  佐藤 光孝
Applicant, Patent owner： 富士通株式会社 ,  株式会社九州富士通エレクトロニクス
Agent (1)： 伊東 忠彦
Gazette classification：公開公報
Application number (International application number)：1994022770
Publication number (International publication number)：1995235636
Application date： Feb. 21, 1994
Publication date： Sep. 05, 1995
Summary：

【要約】【目的】 本発明は半導体装置及びその積層構造体に関し、積層して実装する際における位置ずれの問題が無く、また、実装効率を上げられることを目的とする。【構成】 ICパッケージ13の外部リード20には、貫通穴20aが形成されている。ICパッケージ12の外部リード18には、貫通リード部18bが形成されている。ICパッケージ13の樹脂部15の上面15cにICパッケージ12の下面15dを合わせて積層する際に、貫通リード部18bがICパッケージ13の外部リード19の貫通穴20aに貫通して接続される。また貫通リード部18bの先端部18b1 は、基板21の導体パターンに接続される。

Claim (excerpt)：

内部リードで半導体素子に接続されたリード部材(17)の外部リード(18)が封止用の樹脂部(15)より露出した形状を有する半導体装置(12,13)が積層されて基板に実装される半導体装置の積層構造体において、外部リード(20)に貫通穴(20a)を設けた、1つ又は積層された2つ以上の第1の半導体装置(13)と、基板から最も離れた位置で上記第1の半導体装置(13)に積層され、上記第1の半導体装置(13)の外部リードの貫通穴(20a)に貫通して基板(21)まで達し上記第1の半導体装置(13)の外部リード(20)及び基板(21)の導体部に接続される貫通リード部(18b)を外部リード(18)に設けている第2の半導体装置(12)とからなることを特徴とする半導体装置の積層構造体。

IPC (4)：

H01L 25/10 ,  H01L 25/11 ,  H01L 25/18 ,  H01L 23/50